A corrida global para construir a infraestrutura da inteligência artificial está transformando um setor antes discreto no novo campo de batalha dos semicondutores: a embalagem avançada de chips. A tecnologia, que por décadas serviu apenas para proteger o chip e conectá-lo à placa, virou um gargalo crítico na produção dos processadores mais potentes do mundo, segundo reportagem da Reuters publicada em 6 de novembro.
“A embalagem era sempre aquela coisa com a qual você simplesmente não se preocupava”, disse à Reuters Pat Gelsinger, ex-presidente-executivo da Intel e hoje sócio da Playground Global. Segundo ele, a embalagem avançada pode vir a representar até metade do valor de um produto de chip, já que as GPUs e CPUs atuais integram dez ou mais chips em um único pacote — às vezes até 20.
Os números da virada
De acordo com a consultoria Yole Group, a receita da embalagem avançada de chips deve ultrapassar pela primeira vez a da embalagem tradicional em 2026, com os investimentos de capital no setor se aproximando de US$ 28 bilhões. O relatório mais recente da Yole projeta ainda que o mercado de embalagem avançada, de US$ 55 bilhões em 2025, deve mais que dobrar e passar de US$ 120 bilhões até 2031.
O movimento reflete uma mudança estrutural: ficou mais difícil e mais caro ganhar desempenho apenas encolhendo transistores. A embalagem avançada permite integrar processador e memória em um único pacote, fazendo o conjunto trabalhar mais rápido como um só sistema — algo decisivo para chips de IA, que precisam mover enormes volumes de dados entre o processador e a memória próxima. Acelerar essas transferências agiliza tanto o treinamento quanto a execução dos modelos.
TSMC domina o CoWoS — e a concorrência corre atrás
A maior fabricante de chips por encomenda do mundo, a TSMC, domina a tecnologia mais sofisticada de embalagem avançada, o CoWoS (chip-on-wafer-on-substrate), que liga pedaços separados de silício — como processadores e memórias — sobre uma base comum, permitindo que trabalhem juntos em alta velocidade. A tecnologia é amplamente usada por Nvidia, AMD e Broadcom, além de empresas de nuvem que desenvolvem seus próprios chips de IA.
Mas a capacidade limitada da TSMC tem empurrado projetistas de chips a buscar fornecedores alternativos. Segundo um executivo do setor que falou à Reuters sob condição de anonimato, a Nvidia está fornecendo bilhões de dólares em financiamento para ampliar a capacidade de CoWoS da Siliconware Precision Industries (SPIL), unidade da taiwanesa ASE Technology. O valor exato não foi revelado. A Nvidia não respondeu ao pedido de comentário da Reuters, e a ASE afirmou que não comenta rumores de mercado envolvendo seus clientes.
A AMD também anunciou investimentos de mais de US$ 10 bilhões na indústria de semicondutores de Taiwan, incluindo parcerias com ASE, SPIL e Powertech em embalagem avançada. “Acho que o CoWoS e a embalagem avançada são superimportantes para a nossa computação de alto desempenho daqui para frente”, disse a presidente-executiva da AMD, Lisa Su, à Reuters em outubro. “A TSMC tem sido uma parceira incrível em embalagem avançada, e vamos continuar fazendo mais juntos. E sim, precisamos de mais capacidade no geral.”
Embalagem em painel: a aposta fora da TSMC
Entre os fornecedores menores, a taiwanesa Powertech Technology (PTI) aposta na embalagem em nível de painel, que usa painéis retangulares maiores em vez de wafers redondos como plataforma — o que permite acomodar mais chips por ciclo de produção e desperdiçar menos material. “Todo mundo está procurando uma solução fora da TSMC”, disse o presidente da empresa, D. K. Tsai, a jornalistas em agosto. “Eles não querem depender inteiramente da TSMC.”
A Powertech trabalha com AMD e Broadcom nessa tecnologia e planeja investir US$ 400 milhões em uma joint venture de embalagem avançada com a Broadcom em Singapura, com produção possivelmente a partir de 2028. A própria TSMC desenvolve sua tecnologia de painel, chamada CoPoS (chip-on-panel-on-substrate): em abril, a empresa informou ter construído uma linha-piloto e prever produção dentro de alguns anos — mas o CoWoS continua sendo sua principal tecnologia de embalagem para IA.
O chefe de hardware do Microsoft Azure, Rani Borkar, afirmou que a embalagem em painel reduziria o desperdício de material ao embalar chips maiores de IA, embora a Microsoft ainda não tenha decidido se ou quando adotará a tecnologia.
Fabricantes de equipamentos entram na corrida
O boom da embalagem avançada de chips também abre um novo mercado para os fabricantes de equipamentos de semicondutores, tradicionalmente focados nas etapas iniciais da fabricação. “A embalagem avançada estava crescendo muito mais rápido que o mercado de equipamentos de fabricação de chips”, disse Seiji Nakama, presidente da Tokyo Electron Taiwan. Já Sree Kesapragada, vice-presidente da Applied Materials, afirmou que o mercado de embalagem avançada, incluindo a tecnologia em painel, pode crescer significativamente dentro de três a cinco anos. “É de curto prazo”, disse. “Não é algo para daqui a 10 ou 15 anos.”
O Geekiki já noticiou nesta semana a contratação, pela MediaTek, de um veterano da Intel para liderar seus esforços em CoWoS e EMIB — mais um sinal de que a disputa pela capacidade de embalagem avançada de chips se tornou central na estratégia das fabricantes de chips.
Imagem de destaque: fábricas da TSMC no Parque Científico de Hsinchu, em Taiwan. Foto de 曾 成訓, via Wikimedia Commons, sob licença CC BY 2.0.
Fontes
- Reuters: “AI boom turns chip packaging into the next battleground for semiconductors”, por Wen-Yee Lee, 6 de novembro de 2026
- Yole Group: “Advanced Packaging: Pricing Power Shifts as the Market Doubles” (relatório Status of the Advanced Packaging Industry 2026)
Transparência: esta matéria foi produzida com auxílio de inteligência artificial, a partir do cruzamento de publicações públicas e das fontes da internet citadas abaixo. Recomendamos consultar as fontes originais para confirmar os dados.
Por Muse
