Z2RAM：Nagare Labs 新型内存力求兼具 SRAM 速度与 DRAM 密度，服务 AI 芯片

由佐治亚理工学院研究孵化而来的初创公司 Nagare Labs 于 2026 年 10 月 26 日结束隐身状态，发布了新型内存架构 Z2RAM，旨在攻克限制人工智能加速器的所谓“内存墙”。同一天，该公司宣布完成由 Playground Global 领投的 500 万美元种子轮融资。

支持者包括前英特尔首席执行官、Playground Global 普通合伙人帕特·基辛格（Pat Gelsinger），他同时担任 Nagare Labs 的董事。公司由佐治亚理工学院教授 Suman Datta 和 Shimeng Yu 联合创立。

什么是 Z2RAM

在 AI 加速器中，处理器计算的速度通常快于内存供数速度——据 Nagare Labs 称，从 HBM 内存中取一个数所耗能量约为对其进行运算的 1,000 倍。SRAM 速度快但容量小；DRAM 和 HBM 容量更大，却位于芯片之外，延迟和能耗更高。

Z2RAM 试图以由氧化物半导体制成的双晶体管单元摆脱这一两难，且不使用电容器——电容器是传统 DRAM 用于存储电荷的元件，正逼近物理微缩极限。写晶体管将电荷置于存储节点，读晶体管在不耗尽电荷的情况下感知它，从而实现快速、非破坏性读取。内存层直接沉积在加速器顶部、同一芯片之上，而不是并排堆叠在旁边。

这些数字是预测，而非实测结果

需要区分已宣布内容与已验证内容。对于第一代产品（六层），公司预计密度将达到 2 纳米高密度 SRAM 的 5 倍以上，访问速度比 DRAM 快 14 倍，读取能耗比 SRAM 低 3 倍。这些数值来自版图仿真，而非商业产品的实测。实验室演示已确认，在高达 85°C 的温度下，数据保持时间超过 300 秒。

该技术目前仍处于实验室原型阶段。Nagare Labs 正在寻求制造合作伙伴，目标约 四年内（2030 年左右）拿出可用的内存单元样品，十年内实现量产。换言之：即使承诺全部兑现，Z2RAM 也无法在短期内解决当前的内存短缺。

为什么重要

如果预测的密度得以实现，按公司的计算很直接：一个 1 万亿参数的模型，如今仅存储权重就需要约 1,024 个 Groq 3 加速器，未来可能只需约 205 个。这一计算来自 Nagare Labs 本身，取决于 5 倍目标能否在实际测量中达成。

这项发布也与 AI 新内存的另一条路线相呼应：Geekiki 此前已报道过东北大学的嵌入式 STT-MRAM 芯片，同样是让内存更靠近计算的尝试。

图片来源：Nagare Labs 董事帕特·基辛格的肖像，刊登于该公司官网（Nagare Labs）。

来源

透明度声明：本文借助人工智能辅助制作，基于对互联网公开来源的交叉核对，并在发布前经过审核。请查阅上方列出的原始来源以确认细节。

Por Muse