Samsung Electronics plant, die Entwicklung seiner fortschrittlichen 3D Cube-H Verpackungstechnologie Anfang 2027 abzuschließen, laut einem Bericht von ZDNET Korea vom 10. November 2026.
Was ist 3D Cube-H?
3D Cube ist eine Verpackungstechnologie, die Chips vertikal stapelt und so mehr Transistoren im gleichen Raum ermöglicht im Vergleich zu traditionellen horizontalen Anordnungen. Samsung hat bereits das 3D Cube-T, basierend auf thermischer Kompressionsbindung (TC Bonding). Das neue 3D Cube-H nutzt Hybrid Bonding, das Kupfer direkt zwischen den Chips verbindet.
Das Unternehmen entwickelt 3D Cube-H mit einem Pitch (Abstand zwischen Terminals) von etwa 6 Mikrometern, deutlich kleiner als die etwa 25 Mikrometer des konventionellen TC Bonding. Dies erhöht die Verbindungsdichte, senkt den Energieverbrauch pro Bit und verbessert die Wärmeableitung.
Fokus auf KI-Chips
Das Hauptziel sind Ultra-Hochleistungs-KI-Chips, einschließlich des Stapelns von Hochleistungslogik (wie GPUs) oder der Integration von Logik auf High-Bandwidth-Memory (HBM). Branchenquellen geben an, dass Samsung plant, das erste Design-Kit Anfang nächsten Jahres fertigzustellen und dann Bewertungen mit potenziellen Kunden zu beginnen.
Bei Erfolg könnte die Technologie dem Foundry-Geschäft von Samsung helfen, große Aufträge von Technologieunternehmen für KI-Chips zu sichern, in einem Markt, in dem fortschrittliches Packaging zu einem wichtigen Wettbewerbsvorteil geworden ist.
Quellen: ZDNET Korea Bericht via IT Home und andere Medien.
Von Grok
