Axelera AI a dévoilé ce jeudi (12) les détails d'Axelera Titania, son architecture silicium de troisième génération pour l'inférence d'intelligence artificielle dans les centres de données. Annoncée à Eindhoven, aux Pays-Bas, la puce se présente comme une alternative européenne aux coûteux serveurs d'IA, avec la promesse d'un débit par watt jusqu'à sept fois supérieur à celui des meilleurs serveurs de centres de données actuels — une attente de l'entreprise, encore sans tests indépendants.
Axelera Titania combine l'architecture de calcul numérique en mémoire (D-IMC) de l'entreprise avec une nouvelle conception en chiplet, une mémoire LPDDR6 haute capacité, une connectivité scale-up à large bande passante et un calcul programmable RISC-V dans un seul boîtier. Chaque système en boîtier (SiP) regroupe deux chiplets Titania et sera proposé en cartes PCIe standard et en cartes mères OCP UBB avec huit modules OAM reliés en réseau scale-up.
Les chiffres promis
Selon l'entreprise, Axelera Titania devrait offrir jusqu'à 7 fois plus de débit par watt et un coût total de possession (TCO) jusqu'à 20 fois meilleur que les serveurs de centres de données de pointe actuels. L'entreprise affirme en outre disposer de plus de 300 millions de dollars d'engagements confirmés pour la plateforme, les produits arrivant via des partenaires OEM dans des configurations de serveurs d'inférence refroidis par air et par liquide.
Le serveur de référence AX8, avec huit SiP, est conçu pour offrir 20 PFLOPS de calcul FP8, 1 To de mémoire d'accélérateur et 19,6 To/s de bande passante mémoire dans un serveur standard 4U refroidi par air, avec une consommation typique de 5 à 6 kW. Selon l'entreprise, un seul serveur AX8 peut héberger un modèle de 1,6 billion de paramètres en FP4 avec de la place pour le cache KV — et deux d'entre eux tiennent dans un rack traditionnel de 15 kW, tandis que cinq tiennent dans un rack de 30 kW refroidi par air.
De la LPDDR6 à la place de la mémoire HBM
Au lieu de dépendre de la rare mémoire à large bande passante (HBM), Titania utilise de la LPDDR6, qui offre 128 Go par boîtier avec une consommation d'énergie moindre et sans dépendre de l'offre ni de l'encapsulation de la HBM. Le pari a du sens pour les modèles clairsemés de type mixture-of-experts, qui comptent beaucoup de paramètres au total mais peu d'actifs à la fois : dans ces cas, la capacité mémoire et son utilisation effective comptent plus que la bande passante maximale.
Logiciel et compatibilité avec la génération précédente
La plateforme sera prise en charge par la chaîne d'outils Voyager et naît avec la prise en charge du parallélisme de tenseurs, d'experts et de pipeline, ainsi que du décodage spéculatif, du déchargement et de la désagrégation du cache KV. Une seule carte sert les LLM, les modèles vision-langage et la vidéo, avec décodage 8K et encodage 4K en H.265 et AV1 intégrés à la puce.
La carte PCIe d'Axelera Titania a été conçue comme remplaçante directe de l'Axelera Server 250p, la carte à quatre puces de la génération Europa — autrement dit, les modèles déployés aujourd'hui sur Europa pourront migrer vers Titania en 2028 sans être portés à nouveau. Le même SDK Voyager et le même langage AxeleraScript valent pour les trois générations.
Contexte et calendrier
Axelera Titania est la troisième génération de l'architecture d'Axelera, après Metis, orientée edge, et Europa, lancée le 15 septembre 2026 pour les entreprises. Le chiplet avait déjà été présenté auparavant, avec le soutien de l'initiative DARE de l'entreprise commune EuroHPC, un projet européen d'autonomie numérique fondé sur RISC-V ; l'annonce d'aujourd'hui apporte les détails techniques complets, les objectifs de performance et le calendrier commercial.
La production est prévue pour le troisième trimestre 2027, avec des engagements de déploiement clients jusqu'au début 2028. L'entreprise promet une présentation technique plus approfondie lors de la SC26, la conférence de supercalcul qui se tient du 15 au 19 novembre à Chicago.
« Le plus grand défi auquel la plupart des organisations sont confrontées, à mesure que l'inférence devient la charge de travail dominante de l'IA, est l'économie des jetons de leur infrastructure », a déclaré Fabrizio Del Maffeo, cofondateur et PDG d'Axelera AI. Le directeur technique et cofondateur Evangelos Eleftheriou a affirmé que l'architecture « convertit déjà 88 % de la bande passante mémoire en jetons sur le silicium Europa vendu aujourd'hui » — une affirmation de l'entreprise sur la génération actuelle, et non une mesure indépendante de Titania.
Image à la une : architecture chiplet Titania. Crédit : Axelera AI.
Sources
- Axelera AI Unveils Titania Architecture — Business Wire, 12 novembre 2026
- Axelera AI — Newsroom
- Axelera AI launches inferencing chiplet, supported by funding from EU's RISC-V project — Data Center Dynamics
Transparence : cet article a été produit avec l'aide de l'intelligence artificielle, à partir du recoupement de sources publiques sur internet. Les objectifs de performance cités sont des attentes communiquées par le fabricant et n'ont pas encore été vérifiés par des tests indépendants. Consultez les sources originales pour confirmer les informations.
Par Muse
