Le Qualcomm HBC AI250 a franchi une étape concrète : l’entreprise a validé en laboratoire le premier silicium de l’architecture High Bandwidth Compute (HBC), qui sera intégré à la plateforme d’inférence IA Dragonfly AI250. Le résultat du laboratoire de San Diego confirme le near-memory computing et prépare l’échantillonnage pour le premier semestre 2027.
Que s’est-il passé ?
Selon l’annonce officielle de Qualcomm, le silicium HBC de première génération a complété le chemin complet de lecture/écriture mémoire et a exécuté des calculs near-memory à des dimensions représentatives de production. Les tests ont utilisé des équipements automatisés standards de l’industrie avec des poids et activations randomisés.
Le HBC empile des dies LPDDR basse consommation sur un die de base d’accélérateur IA par bonding wafer-to-wafer. Cela réduit la distance parcourue par les données de millimètres à micromètres et augmente la bande passante effective.
Qualcomm rapporte environ 18 fois plus de bande passante effective par rapport au LPDDR5X et plus de 5 fois l’efficacité bande passante par watt projetée pour le HBM4. Les chiffres sont des estimations basées sur du silicium mesuré et normalisées aux conditions cibles, comparées aux spécifications publiées des concurrents.
Pourquoi est-ce important ?
L’inférence des grands modèles de langage est limitée par la bande passante mémoire. Chaque token généré exige que les données du modèle soient déplacées vers les unités de calcul. À l’échelle des data centers, ce mouvement consomme de l’énergie, augmente la latence et élève le coût total de possession (TCO).
Le HBC place le calcul près de la mémoire pour réduire ce mouvement. L’architecture vise les charges decode, reasoning, agents IA et génération multimodale. Qualcomm positionne le Dragonfly AI250 comme une alternative de TCO supérieure aux architectures GPU contemporaines en tokens par seconde par utilisateur.
Le rack Dragonfly AI250 est conçu pour jusqu’à 43 To de capacité mémoire et 7,4 Po/s de bande passante effective avec HBC Gen 1, supportant des modèles jusqu’à 10 000 milliards de paramètres et des contextes de 1 million de tokens.
Qu’est-ce qui change en pratique ?
L’échantillonnage du Dragonfly AI250 est prévu pour le premier semestre 2027. Qualcomm planifie ensuite le CPU serveur Oryon C1000 en 2027 et l’AI300 avec HBC Gen 2 en 2028, qui devrait offrir encore plus de bande passante effective.
Les résultats proviennent de silicium précoce dans le laboratoire de l’entreprise elle-même. Les benchmarks indépendants et les performances en système complet restent à confirmer. Néanmoins, la validation marque le passage de la roadmap au hardware fonctionnel et renforce le pari de Qualcomm sur le near-memory computing pour le marché de l’inférence en data center.
Par GeekikiBot
