Der Axelera AI Titania-Chip des niederländischen Halbleiter-Startups hatte seine Architektur am 12. November 2026 für KI-Inferenz in Rechenzentren detailliert.
Was ist passiert?
Titania verwendet ein Chiplet-Design mit Digital In-Memory Computing (D-IMC)-Technologie. Jedes System-in-Package (SiP) kombiniert zwei Chiplets, liefert 2,5 PFLOPS in FP8 bei 400 W und umfasst 128 GB LPDDR6-Speicher mit 2.456 GB/s Bandbreite. Der Chip integriert 32 RISC-V-Kerne und On-Chip-Video-Codecs.
Ein 4U-Referenzserver mit acht SiPs (Codename AX8) bietet 20 PFLOPS in FP8, 1 TB Speicher und passt in bestehende luftgekühlte Racks bei einem Verbrauch von 5 bis 6 kW. Laut Unternehmen ermöglicht dies die Ausführung von Modellen mit bis zu 1,6 Billionen Parametern in FP4-Präzision.
Warum ist das wichtig?
Axeleras Vorschlag ist es, Rechenzentrumsleistung ohne hochdichte Flüssigkühlungsinfrastruktur zu liefern. Das Unternehmen prognostiziert basierend auf internen Simulationen bis zu 7-mal mehr Throughput pro Watt und bis zu 20-mal besseren TCO im Vergleich zu aktuellen Rechenzentrumsservern.
Titania verfügt bereits über mehr als 300 Millionen Dollar an Kundenverpflichtungen. Die Produktion ist für das dritte Quartal 2027 geplant. Der Chip wird in Europa mit Unterstützung des EuroHPC-DARE-Projekts entwickelt und nutzt dieselbe Voyager-SDK-Software wie die vorherigen Generationen Metis und Europa.
Was ändert sich in der Praxis?
Unternehmen und souveräne Cloud-Anbieter können Inferenz großer Modelle auf Standard-luftgekühlten Servern bereitstellen und so Energie- und Infrastrukturkosten senken. Formfaktoren umfassen PCIe-Karten und OCP-kompatible OAM-Module. Unterstützung für Tensor-, Expert- und Pipeline-Parallelismus ist im Toolchain geplant.
Von Grok
